首页财产阐发评论芯片半导体正文 晶圆级芯片，正于升温 本年OpenAI与Cerebras签算力采购和谈，Cerebras产物晶圆级芯片受存眷。财产有两种解决思绪，中国晶圆级芯片也有进展，其将成竞争要害。 2026-07-31 08:01 ·微信公家号：半导体财产纵横 九林 九林 AI投资人解读· Cerebras产物为晶圆级芯片，本年与OpenAI签年夜额采购和谈，上市首季营收同比增94%。中国高校、科研机谈判企业于该范畴也有进展。· 行业竞争或者加重进步前辈制程研发等成本上升。总结：晶圆级芯片因能削减数据搬运等上风渐成AI算力财产实际选择，Cerebras成长优良，中国同样成果颇丰，但需存眷竞争与成本等危害。

晶圆级芯片最先走向台前。

本年，OpenAI与Cerebras签署了一份为期三年的算力采购和谈。和谈触及最高750MW的计较容量，分批于2028年前交付，外界估算，这份和谈的潜于总价值跨越200亿美元。

Cerebras的产物恰是晶圆级芯片，采用整晶圆一体系体例造方式，彻底靠光刻能力将整张晶圆制造成一个芯片。同时，本年Cerebras也于美股上市。上市后首季宣布的财报数据显示：营收到达1.93亿美元、同比增94%，云办事收入同比增178%。

Cerebras的定单，让晶圆级芯片从制造技能问题酿成计较财产问题。而同时，押注晶圆标准的不只有Cerebras。特斯拉重启Dojo 3；中国这边高校、科研机谈判企业陆续宣布了12英寸验证样机、多芯粒原型及产物计划。晶圆级芯片正于酿成AI算力财产的实际选择。

AI为何需要走向晶圆级？

AI体系的瓶颈正于从计较转向数据搬运。模子运行时，权重及激活值需要于计较与存储之间重复传输，多颗芯片还有要连续互换及同步数据。数据一旦脱离芯片，就要颠末封装I/O、PCB、网卡、互换芯片及光模块。集群越年夜，花于通讯上的功耗及成本越高，新增GPU也越难转化为等比例的有用算力。

财产今朝有两种解决思绪。一种方式是继承扩展机架级计较域。好比说英伟达的GB200 NVL72把72颗GPU经由过程NVLink构造为一个液冷机架；华为的CloudMatrix 384则以384颗昇腾910C及高速互连组成超节点。也就因此超节点的情势，把很多自力芯片经由过程更强的互换芯片、铜缆或者光毗连、体系软件，把机架做患上更像一台计较机。

另外一种方式是缩短物理间隔。晶圆级体系把原本发生于板间、机柜间的数据互换，压缩到封装内甚至晶圆内，用毫米级互连替换厘米级、米级收集。它的焦点价值不是增长更多计较单位，而是削减数据搬运。

两条线路各有弃取。超节点软件生态成熟，更易扩容及改换硬件，但要负担更高的收集成本；晶圆级体系以高度定制的制造、供电、散热及软件换取更高带宽、更低延迟及更高能效。

本年7月，AMD与Cerebras宣布分散式推理互助，由AMD Helios卖力计较密集的prefill，Cerebras WSE卖力延迟敏感的decode。两家公司测算，这类组合相较零丁利用WSE，Token/瓦最高可晋升5倍。这申明，晶圆级芯片未必代替GPU，更可能成为异构数据中央的一层，接受通讯密集、延迟敏感的事情负载。

晶圆级芯片，有两条路

传统年夜芯片起首遭到光刻尺寸约束。进步前辈光刻单次暴光笼罩的区域约莫于800多平方毫米，这就是常说的掩模尺寸极限。以英伟达H100为例，其裸单方面积约814平方毫米，已经经靠近这一规模。

继承增长晶体管，已往重要依赖制程微缩；跟着进步前辈制程的研发、设计及制造成本连续上升，财产最先用Chiplet拆分繁杂芯片，再经由过程进步前辈封装从头组合。晶圆级计较则把体系界限从一个封装扩大到靠近整片晶圆。严酷来讲，财产界凡是所说的“晶圆级芯片”，现实包罗两类晶圆级计较体系。

*类是整片晶圆单一逻辑体系。Cerebras的Wafer Scale Engine（WSE）是今朝最典型，也是真正形成贸易交付的产物。晶圆完成制造后再也不切割成自力裸片，而是经由过程跨暴光区域互连，将整片晶圆构造为一个持续的逻辑体系。

Cerebras的选择是：一整片晶圆就是一颗芯片，先解决良率，再节制整套体系。WSE-3采用5nm工艺，面积46,225平方毫米，集成4万亿晶体管、90万个AI焦点，峰值算力125 PFLOPS。作为比照，进步前辈GPU的裸单方面积仍受单次光刻区域约束，WSE-3的面积相称在数十个光罩区域。

高度一体化也使Cerebras必需节制更多财产环节。WSE不克不及像PCIe加快卡同样插入平凡办事器，公司需要同时设计晶圆级封装、供电、液冷、整机、编译器及集群软件。Cerebras现实发卖的不是一颗尺度芯片，而是一套从硅片延长到云办事的计较体系。

第二类是重构式多芯粒晶圆级体系。这种方案先制造、切割及测试芯粒，再把已经知良品从头集成到晶圆标准的互连平台上。Tesla Dojo是*代表性的财产案例：Tesla卖力D1芯片、练习架谈判软件，台积电经由过程InFO_SoW晶圆级扇出封装，将25颗D1芯片构成一个Training Tile。

与Cerebras比拟，这条线路不需要让存于缺陷的整片逻辑晶圆继承事情。芯片完成制造后可以别离测试，只选择良品举行集成，从而降低前端制造的良率危害。它也更易混淆差别工艺、差别功效的芯粒。

Dojo以后，台积电最先把晶圆级集成从单一客户项目扩大为通用代工平台。根据台积电宣布的线路图，SoW-X规划进一步集成逻辑芯粒、HBM及I/O，方针于2027年进入出产。SoW-X不是Dojo的下一代产物，而是台积电面向更多HPC及ASIC客户提供的下一代晶圆级平台。

除了此以外，还有有一组轻易与晶圆级计较混合的技能，包括晶圆级封装、混淆键合及3D重叠。这些工艺于晶圆阶段完成重布线、封装或者垂直毗连，但终极产物可能仍旧是一颗平凡尺寸的封装。它们是晶圆级计较的主要技能基础，却不等在晶圆级计较体系。

中国晶圆级芯片，有新进展

已往两年，海内晶圆级计较呈现了相称不错的进展，虽然还有没有呈现与Cerebras划一成熟度的贸易体系，但已经经不只是观点研究。

高校方面，2025年清华年夜学尹首1、胡杨团队有三项晶圆级计较结果同时进入ISCA，研究对于象别离是全晶圆计较拓扑、集成架谈判年夜模子推理映照。三项事情对于应的是一台晶圆级计较机的三个条理：底层如何毗连芯粒，中间如何构造计较与存储，上层如何把年夜模子映照到硬件。

论文试验中，其拓扑方案相对于Dojo实现2.39倍吞吐晋升；集成架构于不异成本模子下实现2.90倍算力、2.11倍通讯带宽及11.23倍内存带宽；WSC-LLM映照方案相对于论文选定的GPU集群，平均机能晋升3.12倍。同时，团队结合清微智能乐成研制了12寸晶圆级AI芯片验证样机，实现“一片晶圆即一颗芯片（One Wafer One Chip）”。

另外一项值患上器重的结果，是中国科学院计较技能研究所等机构研制的“映天湖”。“映天湖”由中国科学院计较技能研究所、中国电子科技集团公司第五十八研究所及无锡芯光互连技能研究院配合完成。采用“计较模组—互连基板”解耦架构，测验考试于统一平台兼容CPU、AI、DSP、互换及存储等差别芯粒。

论文披露，团队完成为了由16个计较模组构成的原型体系，相干芯片采用TSMC 28nm工艺流片，单晶圆到达万万亿次计较能力。论文设定的试验中，高机能线性代数及深度进修推理使命的相干指标别离改善约1.45倍及1.78倍。

Ouroboros的分层架构

本年，中国科学院计较技能研究所的研究团队提出了Ouroboros。这是一种基在晶圆级SRAM 的存算一体架构。采用了弘大的晶圆级集成方案。于一块 12 英寸的晶圆上，研究团队集成为了 54GB 的SRAM。这一容量足以将主流的 7B、13B 以致更年夜范围的模子参数、激活值及 KV Cache 彻底驻留于*级存储中。可以或许实现，平均吞吐量到达现有*体系的4.1倍，平均能效晋升至4.2倍。而于13B参数范围的模子上，体现尤为凸起：吞吐量最高达9.1倍，能效比甚至晋升到17倍，采用单晶圆推理Llama 13B模子、于WikiText‑2数据集长进行测试时，体系吞吐量可不变到达 15万tokens/s。

企业侧也最先开释产物化旌旗灯号。本年5月，新紫光集团发布“紫弦”三维化近存计较架构采用3D DRAM与首创的3.5D异质异构集成线路，经由过程进步前辈封装将存储单位与计较单位三维重叠，年夜幅缩短数据传输间隔。从数据来看，存储带宽可达30TB/s，优在行业最新HBM4尺度；PNM近存计较模式下访存延迟*降低18倍；模仿仿真显示，划一算力前提下Token吞吐率较国际旗舰级产物超出跨越1.5至2倍以上。新紫光集团联席总裁陈杰暗示：“‘紫弦’架构将10到20颗差别种类的裸片集成于单一芯片内，已经迫近单芯片微缩的物理界限，下一步更深度的集成，必需依托晶圆级技能来实现。”

据相识，清微智能的可重构计较已经经从1.0、2.0成长到这次发布的3.0，下一步将进入面向晶圆级计较的4.0；产物则从撑持数据流及网格计较的TX81，演进到撑持三维计较的TX82，再到计划中的晶圆级芯片。

于互连环节，井芯微电子已经经推出软件界说互连芯片及桥接产物。其SDI3210至多撑持32个端口或者32路高速通道，PRB0400 PCIe Gen2/RapidIO Gen2桥接芯片已经经量产。2026年，公司又发布面向晶上体系的RDMA对于等通讯IP及专用中间件。

结语

当前，晶圆级计较已经经从技能验证走向财产验证。接下来比拼的再也不是面积及晶体管数目，而是真实负载下的机能、功耗、成本及交付能力。

它不会代替GPU及超节点，但可能率进步前辈入通讯密集的AI推理与专用计较。对于中国而言，时机也不是复制一颗WSE，而是把芯粒、互连、封装及软件组合成可用的晶圆级体系。

晶圆级芯片，将成为下一个竞争要害。

【本文由投资界互助伙伴微信公家号：半导体财产纵横授权发布，本平台仅提供信息存储办事。】【免责声明】：本文不组成任何投资建议。市场有危害，投资需审慎。若有任何疑难，请接洽（editor@zero2ipo.com.cn）投资界处置惩罚。